台积电、三星、IBM 将于 12 月在 IEDM 国际会议上展示最新 CFET 技术成果

电脑系统网 10 月 17 日消息，第 70 届 IEEE 国际电子设备年会（IEDM）将于 2024 年 12 月 7 日至 11 在旧金山举行的日子。

当时，台积电等IMEC、IBM 与三星等大半导体公司的研究人员聚集在一起，分享晶体管的垂直堆叠互补效应（CFET）最新的技术研究成果。

尽管 GAA FET(全栅极环绕晶体管)技术尚未被业界大规模采用，但下一代技术尚未被业界大规模采用。 CFET 该技术已被列入议程，该技术被认为是下一代半导体技术的重要发展方向，预计未来将进一步缩小工艺尺寸。

CFET 概念最早由 IMEC 研究所于 2018 年度建议，即在同一区域内垂直堆叠 n 型和 p 类型晶体管。根据 IMEC 的路线图，CFET 有望在 A5 工艺节点(预计预约) 2032 年)实现大规模生产。

台积电工程师将在会议上发表一篇文章 CFET 论文主要介绍 48nm 大致相当于现有的栅距( 5nm 工艺标准)制造的全功能单片 CFET 逆变器的性能。

逆变器采用堆叠式 n 型和 p 台积电在设计中融入了背面接触和互连技术，大大提高了设备的性能和设计灵活性。

实验表明，台积电生产 CFET 装置显示高达 1.2V 电压传输特性及仅 74~76mV / V 亚阈值斜率，这意味着 CFET 在功耗方面表现出色。

从技术上讲，该架构为未来几年性能和功耗效率的不断提高以及晶体管密度的增加指明了途径。虽然这是一个重要的里程碑，但台积电也承认该技术尚未准备好用于商业生产。

IBM 和三星将展示“单片堆叠” FET这项研究提出了阶梯结构的概念，其中底部 FET 通道比上通道宽，可以降低堆栈高度，减少高纵横比工艺带来的挑战。

计算机系统网注意到，IMEC 将在“双排”中展示 CFET“研究成果旨在进一步扩展垂直和水平 CFET。

IMEC 认为这种晶体管设计可以是 7A A7级工艺节点变得可行 预计节点将在这里 节点后出现1nm(A10)，IMEC 路线图预测 CFET 将于 2032 年左右在 A5 节点进入主流领域。

广告声明：文本中包含的外部跳转链接（包括不限于超链接、二维码、密码等形式）用于传递更多信息，节省选择时间。结果仅供参考。计算机系统网络上的所有文章都包含了本声明。