三星电子计划 2025~2026 年推出 LP Wide I/O 堆叠移动内存，位宽达 512bit

电脑系统网 7 月 17 日信息，据三星电子 2024 年异构体集成化路线地图，该公司正积极研发一款名为 LP Wide I/O 的新式挪动内存。

值得关注的是，三星电子过去曾提到过一种名字与其说相似的 LLW (Low Latency Wide I/O) 内存，还无法确定二者关联。

LP Wide I/O 内存将在 2025 年一季度完成技术准备就绪，2025 后半年至 2026 年里实现量产准备就绪。

路线地图表明，LP Wide I/O 内存单封装位宽有望突破目前 HBM 内存的一半 —— 即 512bit。

作为对比，现阶段的 LPDDR5 内存大部分为单封装四通道共 64bit，将来的 LPDDR6 内存也不过 96bit。

更多的位宽代表着三星电子的 LP Wide I/O 内存可以提供远远超过目前挪动内存新产品的内存网络带宽，达到机器设备端 AI 运用等场所的需要。

在相对较小的挪动内存芯片上完成 512bit 位宽，必然必须层叠 DRAM 处理芯片，但 HBM 所采用的 TSV 硅通孔方法也不建议挪动内存每层 DRAM 之间的互连。

因而三星电子将于 LP Wide I/O 内存中采用一项名叫 VCS (全名 Vertical Cu Post Stack) 一个全新的竖直互连技术。

同 SK sk海力士的 VFO 技术相近，三星电子的 VCS 技术也是把扇出封装和垂直安全通道结合在一起。

三星电子表明，VCS 优秀封装技术相比传统式键合线有着 8 倍和 2.6 倍 I/O 密度网络带宽；

相比 VWB 竖直键合线 (电脑系统网注：全名 Vertical Wire Bonding，疑是泛指 SK sk海力士的 VFO 技术)，三星电子声称其 VCS 技术的生产效率是前面一种 9 倍。

三星电子在照片中还提到，其 LPDDR6 内存也预计于 2025~2026 年批量生产准备就绪。

广告宣传申明：文章正文所含的对外开放跳转页面（包括不限于网页链接、二维码、动态口令等方式），用以传递更多信息，节约优选时长，结论仅作参考，电脑系统网全部文章内容均包括本声明。